T
tzushky
Guest
喂,
目前我正在努力探索建立的系统
, 我需要一个完整的FPGA的顶部。首先我知道我想做的事情
, 但我并不十分有FPGA的习惯让我应该有。
我的基本问题是排序:我知道我需要一个SRAM模块,我定义这个实体(这是我用VHDL语言)或使用FPGA ressources(使用xilinxvirtex 5)
我需要一些寄存器,如何创建它们
, 如何读/写他们
, 用他们的价值
, 我的系统操作状态。
这使我想到的有限状态机。
因此,基本上,我不完全的FPGA的开发
, 但我努力学习
, 不知道要找谁。Xilinx公司的ISE模型并不能帮助下,他们没有任何意见。在VHDL语言的书籍简单的例子
, 不帮助
, 因为我可以说
, 这不是VHDL语法或习惯的抱我回来。
我也想制止的AHB奴隶
, 因为该系统将pilotedfrom elewhere稍后...
大量的作品
, 我可以看到我的头,我想theblocks和线,运作和简单的事情
, 但如SRAM的,我不知道如何让这个块,再加上从(includingahbto他们不同的模块访问)
这就是为什么我要谈谈你...你能帮助一些非常实际的建议或代码从中我可以理解一劳永逸如何FPGA设计者它件我?
由于提前,
Ť
目前我正在努力探索建立的系统
, 我需要一个完整的FPGA的顶部。首先我知道我想做的事情
, 但我并不十分有FPGA的习惯让我应该有。
我的基本问题是排序:我知道我需要一个SRAM模块,我定义这个实体(这是我用VHDL语言)或使用FPGA ressources(使用xilinxvirtex 5)
我需要一些寄存器,如何创建它们
, 如何读/写他们
, 用他们的价值
, 我的系统操作状态。
这使我想到的有限状态机。
因此,基本上,我不完全的FPGA的开发
, 但我努力学习
, 不知道要找谁。Xilinx公司的ISE模型并不能帮助下,他们没有任何意见。在VHDL语言的书籍简单的例子
, 不帮助
, 因为我可以说
, 这不是VHDL语法或习惯的抱我回来。
我也想制止的AHB奴隶
, 因为该系统将pilotedfrom elewhere稍后...
大量的作品
, 我可以看到我的头,我想theblocks和线,运作和简单的事情
, 但如SRAM的,我不知道如何让这个块,再加上从(includingahbto他们不同的模块访问)
这就是为什么我要谈谈你...你能帮助一些非常实际的建议或代码从中我可以理解一劳永逸如何FPGA设计者它件我?
由于提前,
Ť