”IP核发电机

[Guest]

当我实例化一个IP核心（如DCM）的，没有任何问题。但是当我改变这个核心参数，设计并合成不再出现错误信息。
这是什么问题？

 

[Guest]

[No message]

 

[Renjith]

提到whatz错误？
当U改变参数，是否coregen给任何警告？

 

[Guest]

我使用的罪恶/导向查表IP核心。它的名字<carrier_gen>在我的设计。西塔的最初输入的宽度4和设计工作。当我改变宽度如6，出现下列警告：

再生知识产权...
警告：是：89 -名为<carrier_gen>的核心已经存在的输出目录。这一核心产品产量可能会被覆盖。
警告：coreutil：266 -无法删除outfile参数。

我也改变了对其余信号设计宽度6匹配新
IP核心规范。

然后，当我尝试新的设计合成了我收到以下错误信息：

错误：血栓通：2091 -的“D：/赛灵思/钯/ DPD.vhd”行79：就实体和部分港口<THETA>不同类型的<carrier_gen>。

西塔在实体和组件也有相同的类型！因此
， 我不明白这个错误？有人可以帮忙吗？

 

[Renjith]

嗨，
我生成了一个模型用正弦/导向甩IP核心。
跟着以同样的方式ü提及。
最初提供了4西塔宽
， 然后再生6它。但我还没有遇到任何错误。

现在...有U通过调用从ISE的使用环境coregen模式“创造新的来源”。
或者没有激活coregen ü最初
， 然后包括乌拉圭回合VHDL模型
， 使用“添加现有文件”

退房乌拉圭回合“*.去”文件还和C的变化是否更新。

或者只给了乌拉圭回合的模式。xco文件，
让我可以输入相同的参数来结帐回合prblm。

 

[Guest]

嗨，

谨附上一个小VHDL模型DCM和使用的罪/导向查找表
产生正弦和余弦函数。

西塔宽度现在是4。如果您对“carrier_gen在项目窗口中的消息来源”双击，相应的核心发电机窗口。请更改西塔宽度如6，然后单击生成。现在，“carrier_gen”应更新。尝试再次合成的模型
， 你就会发现上述warnigs /错误。

感谢您帮助我！
对不起，但您需要登入以检视此依恋