E
engineman
Guest
我设计的LVDS接收/发送对采用TI的SN65LVDS179部分。这些部件都是3.3V的部分,但两端运行略有不同的电源关闭。一边是运行了一款-1.5V/1.5V供应和对方正在运行的-2.5V/0.8V供应了。允许的共模范围内的部分(VSS的0.3五-内径- 1.2V的)重叠
, 但我无法内维持在两个部分(- 1.8 - - 0.4V的)允许范围内的信号。我的信号传输速度是相当慢(〜36MHz基本)。什么是最好的方式保持在正确的范围内共同的模式?我首先想到的是像在下面的图片一梯形电阻电路。我已经尝试加入梯形电阻的电路
, 一切似乎都满意,但我一直想知道
, 这就是最好的方式解决这个问题,还是有更好的办法?有没有人有什么建议?
, 但我无法内维持在两个部分(- 1.8 - - 0.4V的)允许范围内的信号。我的信号传输速度是相当慢(〜36MHz基本)。什么是最好的方式保持在正确的范围内共同的模式?我首先想到的是像在下面的图片一梯形电阻电路。我已经尝试加入梯形电阻的电路
, 一切似乎都满意,但我一直想知道
, 这就是最好的方式解决这个问题,还是有更好的办法?有没有人有什么建议?