”OpenCores的DDR SDRAM控制器的帮助！

[cippalippa]

嗨，

我尝试使用OpenCores的DDR控制器，我模拟的核心和工作。
现在我尝试实施在Spartan3E入门套件控制器的IP，但不工作，我想请问sameone已经使用了这个IP？
我想请问sameone对这个核心文件？
否则，是复员的IP生成与赛灵思存储器接口生成易于使用？
提前感谢所有。

丹尼尔

 

[anmolvlsi13]

使用Spartan2盒其它设备。
发明者

 

[Guest]

[No message]

 

[rakesh_aadhimoolam]

您好cippalippa

这将是吨位如果您发布的控制器b'cos i代码没有找到OpenCores的代码的

plz这样做....

谢谢

 

[nmurthy]

赛灵思内核生成器尝试如果有可能的话
，希望工程没有任何问题

 

[vinod_g]

取决于XLINX或Altera ü了在他们的网站和美国很多的规格可以利用这些IP内核。ü也可以搜索的梅格（在）为核心，u必须在本网站详细

 

[cippalippa]

嗨，

我发现我的铀转化设施文件的某些错误，因此现在的控制器工作
， 在我的斯巴达3è板好。
唯一的事情是
， 这对EA的核心是256兆位DDR SDRAM的
， 但我有一个512兆位，可我知道
， 如果sameone已经修改了代码
， 以增加内存？

对于赛灵思米格我在现场应用工程师询问DDR SDRAM的核心斯巴达3è产生的工作
， 他说我没有把握。

丹尼尔