上拉/下拉电阻

[ece4afe]

嗨，什么是典型的值拉或下拉电阻？白细胞介素使用在单片机通用输入输出的。天南星

 

[IanP]

一个上拉电阻的典型值是10kΩ的..如果你想在拉更多细节，请阅读这篇文章：[网址] http://www.interfacebus.com/IC_Output_Input_Pullup_Resistor_Values.html [/网址]我不拉下拉电阻的典型值知道。这将取决于家庭和逻辑电路配置。 [报价] 1。避免使用下拉电阻不惜一切代价！ 2。不要害怕使用CMOS电路的低电阻值，即使。静态拉不管什么需要选择电阻值仅微安。[/报价] [网址] http://www.ganssle.com/articles/aresist.htm [/网址]的问候，IanP

 

[VVV]

随着CMOS器件，可以使用100kΩ的。这是基于最大输入漏电流，这是一般1μA的最大值（如有疑问，请检查数据表）。然后，电阻两端的电压降0.1V的。这是远低于一个TTL兼容的输入（一个下拉）0门槛。由此产生的嗨水平高于阈值的TTL方式。即使是不兼容TTL输入，而是一个施密特触发输入（其门槛一般都相距最远）的阈值一般为10％和90％的VDD。这一工程以0.5V和4.5V的在VDD = 5V。因此，通过电阻0.1V的下降是完全可以接受的，不会造成任何问题。除非在特定引脚漏电流使用100kΩ的是更高，在这种情况下，你调整，目前基于上述考虑和电阻。

 

[rtfm]

[报价= VVV]的阈值一般为10％和90％的VDD。这一工程以0.5V和4.5V的在VDD = 5V。[/报价]你不会得到这样的阈值CMOS带了。对于CD40106施密特触发器，典型的波段1.9V/2.9V，即约40％ - 60％的VDD。