为什么是带隙的设计呢？大约为1.2V

[PatrickLee]

我新的带隙的设计。
我注意到很多的带隙的设计规范在大约1.2V的。

这个值决定是什么？

最佳的正面和负面的温度取消事件是温度补偿的工作电压在这一点最好系数？

如何模拟在SPICE最好的补偿呢？不要温度扫描？

 

[alok_ky]

对于1.2V的带隙的设计完全是由硅带隙电压和零温度系数的标准。

 

[zenisle]

我们经常设计带隙两种器件。

 

[nuiscet]

非常好您注意到这一点。
其实，1.2V的是由带隙的工作原则。设计一个带隙电压意图/电流收购电压/无关于temperature.We dependance目前知道之间的二极管Vbe电压为负温度端。所以通常我们使用另一种电压/温度依赖性与目前正取得电压/电流没有对温度的依赖。但VBE中是收敛到1.205v在开氏零度。这样的电压下的温度依赖性大约是1.2伏。

 

[PatrickLee]

您好，Nuiscet，

因此
， 这意味着基本电压：1.205V（如你所说的0K）不能改变呢？
在1.205V是独立于任何晶圆代工工艺？对吗？

因此
， 带隙的设计是为了实现1.205V的电压。

那么什么是在“设计”一语的设计标准。
应该怎样寻找为为R1，R2，R3，蛋白1，AE2在给定值SPICE仿真（参数所述艾伦和霍尔贝格）？
我们是否应该修改的温度值并横扫以获得最佳的结果？

 

[Guest]

[No message]

 

[nuiscet]

我认为1.205V是任何晶圆代工工艺独立。但事实上
， 我们不能得到准确的1.205V因为VBE中不随温度变化的线性，Vptat几乎是线性的。因此，VBE中之和Vptat是不准确的价值。VBE中=万t /旷lnIc /是，集成电路
， 都改变当温度变化。因此
， 在实际工作中产量大约是1.2伏。

 

[pi331133]

我认为，1.2 V是原带隙参考设计
， 旧观念，事实上，在目前的CMOS工艺，使用的寄生PN结和电流模式电路，温度independt参考不仅限于为1.2V

关心，2分钟后添加：有一对带隙基准名为“电压二极管在精密带隙电路的高阶”电机及电子学工程师联合会新闻参考设计书的重点。带隙的设计上也发表多篇论文，这是一个大题目。谢谢。

 

[Guest]

我台积电0.18微米设计技术一隙个CKT，并取得了1.26v电压基准。带隙获得约40度的'零温度系数。该电路已用于我们的产品在独联体（CMOS图像传感器）和行之有效的。
仅供参考。

 

[sharas]

nuiscet说：

非常好您注意到这一点。

其实，1.2V的是由带隙的工作原则。
设计一个带隙电压意图/电流收购电压/无关于temperature.We dependance目前知道之间的二极管Vbe电压为负温度端。
所以通常我们使用另一种电压/温度依赖性与目前正取得电压/电流没有对温度的依赖。
但VBE中是收敛到1.205v在开氏零度。
这样的电压下的温度依赖性大约是1.2伏。

 

[| IAngel |]

不，VBE中占主导地位的是由交界处形成的二极管。这路口有一个CTAT行为左右，2mV接近线性dependance /℃虽然KT / q是仍然是一个因素，但相比是很少的其他设备的温度依赖关系。