Aug 29, 2011 #1 B Bulma Guest 您好每个验证工程师！我最近尝试写测试平台的新方法。而是留在每个模块控制寄存器/阵列，我把他们都留在外面的顶级核心模块（为了节省MEM＆使它看起来像ASIC - MEM留在外面）。每个模块中，将得到一个链接到TBmem信息。但问题是，它运行慢得多（140％）！任何一个有任何想法，为什么... ... ？
您好每个验证工程师！我最近尝试写测试平台的新方法。而是留在每个模块控制寄存器/阵列，我把他们都留在外面的顶级核心模块（为了节省MEM＆使它看起来像ASIC - MEM留在外面）。每个模块中，将得到一个链接到TBmem信息。但问题是，它运行慢得多（140％）！任何一个有任何想法，为什么... ... ？
