W
wolfheart_2001
Guest
嗨,
我买了一本书VHDL语言,该试验台
的 ,该entity_architecture ,封装和封装机构都写在这本书的问题是,
当我写的仿真测试平台的许多例子中的这本书不工作
例如:
一行
时钟“ =没有时钟后25ns ;
不执行中的ModelSim不是我必须输入一个命令
, 使时钟开始了一段时间
如何解决呢?
我买了一本书VHDL语言,该试验台
的 ,该entity_architecture ,封装和封装机构都写在这本书的问题是,
当我写的仿真测试平台的许多例子中的这本书不工作
例如:
一行
时钟“ =没有时钟后25ns ;
不执行中的ModelSim不是我必须输入一个命令
, 使时钟开始了一段时间
如何解决呢?