什么延迟语句将不会被忽略的合成?任何人

F

feel_on_on

Guest
什么延迟语句将不会被忽略的合成?谁能告诉我警告:顶级XST :916 - 528 V线路:延迟合成,下面的语句忽略:参数TP = 1; temp_wb_ack_o_reg。
 
你好,你的意思是“为什么延迟语句是由合成忽略”?不能合成一个修复延迟。为什么呢?因为它是不可能的。你如何构建有,说,10ns的延迟?一个细胞的延迟时间取决于很多过程中的变化,电压和温度。解决的办法是有一个状态机,或手抖动同步事件的协议。韩,英
 
延迟语句不能用于合成,因为它使用的门/传播测试延迟创建时间延迟和门数可以得到很大。它将模拟。
 
喜得到一定dealy,我看到一些人实例化目标技术标准单元库的缓冲区的细胞,并使用这些缓冲器的延迟得到他们所需的延迟时间。这种方法的缺点是,您将需要重新计算你的延迟,如果你改变的技术。因此,它会影响代码的可移植性和maintability。另一种方法是,以确保您dealys时钟周期的倍数,只使用FFS sequentail延迟感谢Haytham
 
在RTL中​​分配的所有延误的综合工具将被忽略。延迟值在RTL分配systhesis程序没有影响。最好的问候[报价= feel_on_on延迟语句不会忽略合成?谁能告诉我警告:顶级XST :916 - 528 V线路:延迟合成,下面的语句忽略:参数TP = 1; temp_wb_ack_o_reg。
 
这里的几点:1。其实,一个1厘米长的导线延迟是从一个技术到其他的不同。 2。如果延误是硬编码的RTL,其错误的编码实践,因为延迟可能会改变。如果在RTL中​​指明的延误将只在模拟有效。合成忽略它。 3。如果您仍希望添加延误... ...那么你必须实例化延迟细胞,而不是硬编码为U做。这将是合成的。最好的问候,哈里什 http://hdlplanet.tripod.com http://groups.yahoo.com/group/hdlplanet
 

Welcome to EDABoard.com

Sponsor

Back
Top