什么是在Verilog间和内部的延迟？

[ananth_anbu]

您好，间延迟和在Verilog内deay是什么？ PLE解释呢？

 

[nand_gates]

他们类似惯性延迟和运输延迟分别在VHDL。检查的explnation VHDL书佩里。

 

[energeticdin]

间的分配延迟是最常用的延迟它只是在执行命令之前等待适当的时间步长没有。 ＃10 Q = X + Y;内部分配延迟（用于数据流建模）Q = 10 X + Y，x的值+ Y存储的任务是执行时间，但这个值是未分配Q直至延迟时间后。

 

[brain123]

检查Verilog的书萨米尔Palnitkar。这是相当不错，在这