什么是输入延迟和输出延迟？

[nemolee]

什么是输入延迟和输出延迟？我如何估计这些价值？

 

[no_mad]

如果你正在寻找set_input_delay＆set_output_delay，那么这里就是答案：set_input_delay是集输入路径延迟[大小= 2] [颜色=＃999999] 8分钟后新增：[/彩色] [/尺寸]如果你正在寻找set_input_delay＆set_output_delay，那么这里就是答案：set_input_delay集的输入端口是相对于时钟边沿输入路径延迟。的含义，如果你有10个输入时钟周期= =因此延迟，您的数据将在3到3。同样的事情发生时，您将“set_output_delay”＃你可以检查在设计编译器用户指南，你可以阅读这个或任何综合书籍。希望它可以帮助

 

[claint]

是的，你要在其中搜索出售，你会在阅读有关文件明确直流。

 

[jjww110]

请参阅销售，很清楚

 

[rajavel]

输入延迟是在未来的一门输入信号继承了延迟。它depeds在门口的引脚电容值。这可以在Hspice的特点。（详细内容见Hspice的手册）。输出延迟是门（内部延迟）因延误组合+延迟加载在门的输出连接。计算方法是把50％的VTG的输入输出50％的VTG

 

[silencer3]

我建议申请端口的输入和输出，而里面的延误。使用DC到您的设计时间预算的基础上顶层I / O延迟，做自下而上synthesys。搜索在输入和输出延迟精确高清出售。上述职位给予基本业。但你必须指定为区和PT两者的最低和最高输入和输出延迟

 

[beckchm]

它的合成是非常重要的。您必须设置输入延迟和输出延迟来描述的IO端口的外部环境。

 

[anjali]

输入/输出延迟上指定的输入/输出端口，如果到达/对输入/输出端口信号的出发时间是不完全在CLK的主动力。这R一般用于模拟环境。