什么是SystemC和SystemVerilog

[tybhsl]

在一些lettes，他们往往利用SystemC和SystemVerilog？它们是什么？谢谢。

 

[Guest]

[No message]

 

[zhangpengyu]

SystemC是一个库添加到C ，可以做系统建模。
System Verilog的是设计和验证新的语言。

 

[sarath51]

SystemC和SystemVerilog则是在ASIC领域的新发展。这些develpoments主要是加强制度和ASIC验证功能

 

[spauls]

两者都是有益的系统级建模。