什么电路可以使125MHz的时钟1.25GHz的时钟？

[asia]

什么可以使电路的125MHz和1.25GHz的时钟到1.25GHz的时钟为125MHz的？有人可以给我一些PDF的？感谢很多

 

[amaccormack]

你会想要一个DLL或PLL的时钟速度增加下去，但更容易：反分裂电路可以做的工作。

 

[rfmw]

125兆赫 - >“1.25 GHz的人们还可以过滤掉10 125 MHz的谐波，如果是一个方波。

 

[asia]

是否有任何模拟方法，以实现到1.25GHz的125MHz的？

 

[sunking]

为1.25GHz的用户高达125MHz柜台

 

[flushrat]

如何使用1.25亿DLL来1.25G？你的意思是生成0 1 / 20 2 / 20十1.25亿钟表... 9 / 20的相移，让在这些时钟的上升沿输出时钟的触发器？ [报价= amaccormack]你想要一个DLL或PLL来增加时钟速度，但下降是非常容易：反分裂电路可以做的工作[/报价]。

 

[asia]

我与法有趣的rfmw描述（125兆赫 - >“1.25 GHz的人们还可以过滤掉10 125 MHz的谐波，如果是方波），你能给我一些PDF的？谢谢

 

[echo47]

我很好奇了，因为没有一个方波第十次谐波。 ;）

 

[Borber]

该解决方案将可能是使用5次谐波，然后在级联二次谐波，两个乘数。

 

[rfmw]

这就是权利，即使在理想的谐波方波不存在，但是对你的信号波形的不同，可能有偶次谐波存在。 Borber的解决方案是值得一试的东西，因为人们只需要一个倍数（× 2）夫妇加一个过滤器（625，1250兆赫）。

 

[asia]

我还有一个问题：我想为1.25Gb / s的NRZ信号时，时钟应该是2.5GHz的治愈出院，但很多的例子是1.25GHz的，为什么？我错？

 

[electronrancher]

这篇文章是失控有办法！谐波滤波？你的信号将是约40dB的下降，大约只要在数字芯片本底噪声高 - 我会感到很惊讶，如果有人能够说出一个原理图，其实工程。 1.25GHz的？哈哈！我的投票是一个PLL。如果你不熟悉，锁相环是一个小的闭环系统，驱动都在一个VCO频率和相匹配的输入时钟。如果你想要一个乘法，只需除以10 VCO的输出，现在的系统驱动器的VCO，直到Fout/10匹配的参考频率，或的FOUT = 10 *翅。我想你应该寻找双方PLL的基础谷歌和锁相环的数据表，可以产生GHz的信号 - 这些都不是小事。