从高向低传播延迟，反之亦然

[sheraz.pervaiz]

为什么是从高向低propopogation延迟是不同的从低到高？我可以理解的原因是不平等的上升时间的下降时间，而是在propogation延迟差不

 

[vicky]

乐喜本

 

[sheraz.pervaiz]

感谢名单与Vicky，但你的信息在网络propogation延误时，我想知道在逻辑门的延迟

 

[test_out]

我不明白你是什么意思延迟传播的高，低逻辑门？

 

[vahidkh6222]

我tkink那一定是因为不同的信号路径，每一种情况下，....我们知道，逻辑门的实现是由一些晶体管和不同的逻辑电平是由varyig这些晶体管的偏置电平获得了....例如，在输出的高层次是指输出晶体管熄灭。和低级别意味着晶体管进入饱和状态...

 

[Davood Amerion]

在TTL逻辑器件，它是采用双极型晶体管T（菲律宾）不等于T（PLH）。因为开关的BP transistror charachteristic。在BP晶体管我们有4个地区的时间。打开延迟时间，上升时间，储存时间和下降时间。相对于其他存储时间很长的时间。这需要产生额外的时间来关闭晶体管。超过来到这个问题肖特基TTL电出生的。我认为在所有其他逻辑器件类似这种不平等现象的原因。此致，Davood。