伸缩式运放了!

G

Guest

Guest
在设计伸缩运放:
1。我可以输入和输出共模电压相同,如为1.8V的电源为0.9V,因为我需要设计一个流水线ADC,所以共每个阶段模式的电压应相同(是必须的? )。
2。在我calculte机制和每个晶体管的ID,如何偏见他们(大部分涉及的一点是偏见堆栈三个NMOS管,输入的NMOS管伸缩如),是否有正确的程序
, 首先使用的理想“伏“,以推动大门,然后设计偏置电路偏见的大门?或者你可以告诉我一些通用的方法这样做。
你能提供一些启发性的意见呢?
最后由2006年5月23日17:41:00新编辑,修改2次共

 
望远镜运算为1.8V,很难偏见共模输入电压为0.9V,不过您要的共模电压的每个阶段是一样的,但我不认为有需要的输入和输出共模电压应相同。

 
1。这很难,其实没有必要,所以更侧重于流水线ADC的
2。这没关系,因为你想要

 
是的,这不是必须输入厘米等于阶段的管道输出厘米。这只是一个共模信号,对不对?

 
1.I不认为这是可能的设计的伸缩放大器VOCM = VICM,特别是对电源电压为1.8V。
2.for管道ADC的,没有与VOCM和VICM直接的关系。
3,偏置电压取决于每一个晶体管的过载电压
, 如果你的电路是完全不同的共模反馈电路的需要!

新说:

在设计伸缩运放:

1。
我可以输入和输出共模电压相同,如为1.8V的电源为0.9V,因为我需要设计一个流水线ADC,所以共每个阶段模式的电压应相同(是必须的? )。

2。
在我calculte机制和每个晶体管的ID,如何偏见他们(大部分涉及的一点是偏见堆栈三个NMOS管,输入的NMOS管伸缩如),是否有正确的程序,首先使用的理想“伏“,以推动大门,然后设计偏置电路偏见的大门?
或者你可以告诉我一些通用的方法这样做。

你能提供一些启发性的意见呢?
 
1。当然
, 你可以和建议。否则你会最终与许多
不同的共模电压的复杂设计。
2。为了达到最佳的偏置,这意味着如果您有三个NMOS管或PMOS堆叠,你的目标是在有一个约3 Vdsat地上或VDD输出空间,3Vdsat。采取任何肯马丁或拉扎维的模拟电路设计教材
, 你应该能够找到一个。

 

Welcome to EDABoard.com

Sponsor

Back
Top