你好，我想设计一个1024 * 32kB的SRAM的使用Hspice的阵列

[lilirizi]

嗨大家，
我想设计一个1024 * 32千字节的Hspice的SRAM阵列。
我有一些问题：<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" />

1，如何模型位线长的电线？2，如何界定这个Hspice的2007年大电路？3 -你知道一份文件

， 模型线SRAM的？
最好成绩，莉莉

 

[rajalakshmirenold]

如果能为1024 * 32K的SRAM和DRAM的结构。
如何编写HSPICE的编码？

 

[Guest]

[No message]

 

[vivekniwane]

喂那里，
最佳u选项会在有忽视

http://cmosedu.com/cmos1/hspice/hspice.htm

如果乌拉圭回合新的HSPICE的u'll发现这里的东西很帮助。

关心。

 

[dick_freebird]

我严重怀疑你想整个数组模型
与模拟电路仿真器和晶体管基元。

更有可能您会想搞清楚你的最坏情况
事件定时模式的路径
， 详细的变化和
路径并非如简单的“傻瓜” -促进（说）
线路负荷，在重要，但没有得到所有繁忙的时候
你永远也不会关心他们起床。也许你添加
如泄漏电导或其他任何东西。但是
模拟比你更会检讨后，不仅浪费
一个等待一大堆-如果设法模拟
完成的。

设为子电路层次
， 你也可以替换这些
假人很简单地（仅改变名称）。