使用的ModelSim仿真

[Elnegm]

嗨
我abeginner与Verilog和使用FPGA的优势和ModelSim
当我想下面的代码模拟输出逆流给我未知
是否有在ModelSim i设置必须设置为模拟正确？
代码：模块firstseq（时钟，复位，启用数）;

输入时钟，复位，启用;

输出[3:0]计数;

第[3:0]计数;

总是@（negedge时钟）

如果（复位== 1'b1）

计数“= 0;

否则，如果（启用== 1'b1）

计数“=计数 1;

endmodule

 

[Guest]

[No message]

 

[Guest]

并非如此。所有您需要做的：做教程execise（这是你未来的ModelSim安装目录），你会想出怎么做关心，

 

[sudhirkv]

正义的力量在向所期望的价值和u可以看到响应..转到编辑信号卡在那个地方和运行U将得到响应..窗口和部队1或0为时钟有一个在编辑选项卡时钟独立力量的价值...

无关的settignsg

 

[yasser_shoukry]

为了模拟此代码你要的程序：
1 -建立Verilog的测试平台
， 以刺激的投入
2 -使用“威力的ModelSim”命令把你的模块在行动

 

[Guest]

就好像说
， 阿拉法特正是
但我的意见迫使信号会造成设计简单
也试图开始reseting电路
并确保时钟频率选择与乌拉圭回合其他信号比较正确

 

[anmolvlsi13]

写结核病
模块firstseq_tb;
第时钟，复位，启用;
线材[3:0]计数;
firstseq D1的（时钟，复位，启用数）;
总是
＃2时钟=〜时钟;
最初的时钟= 0;
初步
开始
使= 1'b1;复位= 0;
＃4复位= 1'b1;
＃等.........
末端
endmodule
谢谢