使用Verilog的合成网表的Assura LVS

[tia_design]

我有一个数字电路的Verilog systhesized地方和布局工具生成的网表和布局。现在我想要做的LVS使用的Assura Virtuso布局工具。所以，我应该怎样成立的Assura LVS的形式。只需选择netlisf文件和布局视图呢？我这样做，有人告诉我，有没有基本闸的信息，如与门和触发器，。有人说，使用的CDL文件，但如何得到的CDL文件？谢谢！

 

[kumar_eee]

您可以使用的Virtuoso民盟网表生成..演奏家，您可以导出所有的电路原理CDL nelist。