使用virtex4 DDR2 SDRAM，米格设计

[yasamin]

您好，我是一个设计工程师，我想用virtex4 DDR2（微米）的米格设计，Xilinx提供米格控制器，我安装了米格v1.72，并产生了DDR2 SDRAM控制器，其提供的测试数据宽度8，板凳（我用DCM和测试平台的控制器，当我用ModelSim SE6.0a设计模拟，“init_done”信号不积极的初始化顺序是（相应的Xilinx XAPP702）。的校准程序开始人才培养模式，即一个不断振荡（1010）pattern.The控制器执行从内存中连续读取，但它是不写不完!!!!!所以pattern_compare8模块剂量不能断言“COMP_DONE”信号（此信号始终为低电平）。控制器似乎挂起或停留在DQ校准，请帮我。

 

[yx.yang]

也许，有没有用来做“DQ校准”时做RTL SIM卡的LUT的延迟。所以DQS信号不推迟到正确的点。我觉得。

 

[FvM]

我不熟悉Xilinx的核心，但我希望，校准完成后有时可以接受或失败。至少，这是与来自其他厂商的核心的情况下。核心手册应说明这些东西。可能的情况下，您根本没有等待足够长的，DDR2校准是一个非常耗时的行动，与平时的模拟时间尺度。校准模拟时，您有咖啡的时间（至少一个）。一些内核有一个选项，以减少在模拟的单位的校准，它仍然需要长。

 

[yasamin]

virtex4我用米格设计 DDR1的（微米）之前。当我模拟设计的ModelSim SE6.0a，它是确定和有任何问题。但控制器似乎挂起或DDR2 DQ校准卡住。我等待模拟400我们。它是足够长的时间，因为核心的手动校准时间约为250us。

 

[venkatesankalidass]

您好yasamin，我也得到了相同的，但在Virtex - 5，问题是在内存中的代码（微米记忆体核心），所以不必担心尝试与Cypress记忆体相同的程序，有没有问题，在RTL米格genearted将得到的信号和你有任何进一步dobut的给我打电话09943589300关于卡特桑

 

[yasamin]

您好，我确实不明白您的建议的解决方案：？：我只模拟了用ModelSim（没有硬件）的设计。所以有任何赛普拉斯存储器和微米内存之间的不同，因为我只用这是由米格产生的内存模型。与DDR2已经解决问题了吗？你能指导我更多吗？感谢为问候