内部的FIFO ？

[mfarajma]

嗨，

我还没有与Xilinx的芯片之前，我想知道是否有可能建立几个“比较大”先进先出
的 （ 4Kx8bit ）在芯片和多少空间
， 我会被occuping他们？

我望着severla文件， ， ，但我感到困惑的一件事（和我没有经验
， 赛灵思FPGA ）中
， 我注意到了Virtex规格。他们CLBs和RAM模块，这些不同的资源，其中一个我可以使用，或者我应该使用，

我非常感谢任何帮助，提示，以及可能的联系
， 在我提供更多的细节， ， ，

非常感谢，

钼，

 

[Git]

斯巴达和顶点系列
22:47 （ RAM块）这是非常快
， 可作为真正的单端口或双端口。这是块2Kbits关于斯巴达我查看了，也许更大的顶点。他们也有分布式RAM这是小（ 64byte或更少）区块遍布芯片。在
22:47 也有平价如果您想要。

看看http://www.xilinx.com

Git

 

[TurboPC]

使用4kbit RAM块（
22:47 ）在赛灵思，您也可以使用4kx8先进先出8
22:47 在1kx1位配置！利用分布式RAM没有任何意义这里。

 

[it_boy]

赛灵思Virtex -二的Virtex -
Ⅱ Pro和斯巴达三家庭相对国际仁爱基金会的RAM块。每个
22:47 可配置为2Kx8bit 。您可以将两个勃拉姆斯和发展4Kx8bit先进先出容易。

 

[samuel_john]

您好

FIFO的可建立使用RAM块和CLBS还..使用CLB采取单独的资源将更加... 16 * 1位可以存储在1表等超过3000个LUT的将消耗4000 * 8 ..和其他额外的资源和额外的反逻辑的先进先出...

每个RAM块是4000位双端口RAM ..所以512 * 8位可以建立uisng 1块RAM
， 因此只有8块公羊将用于...加上一些额外的逻辑计数器和其他建设的下尿路症状...

在简陋的设备的最大宽度可配置在一个RAM块是16 ..如果乌拉圭回合到7宽度将需要2 blockram ...而在Virtex我不能肯定
， 但它是defenitely超过16 ..宽度增加原因减少深度的RAM块。

希望它有助于

 

[maestor]

is right.

是的， TurboPC
是正确的。

在Virtex -
Ⅱ 例如， BlockRAM是512x32 - “
2048 x8 ...所以2勃拉姆斯你有4Kx8bit先进先出。

在2V3000为为例您有96勃拉姆斯所以...你可以有48个或4Kx8bit耗费大量之一〜 196Kx8bit ，如果您只需要使用外部记忆体记忆体

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="微笑" border="0" />, you mention Virtex, forget about Virtex, they are old :sm11: so start looking to Virtex II o Spartan 2/2E docs.

您好 mfarajma
，你提到的Virtex ，忘记的Virtex ，他们是老： sm11 ：所以开始寻找到的Virtex二ö斯巴达2/2E文件。

它非常容易代码先进先出（要么asynch或同步）和大多数合成这些天将推断
22:47 你。

关心，

- maestor

 

[zape]

我同意TurboPC和maestor使用勃拉姆斯的FIFO的执行。

但是
， 最好的和简单的解决办法是使用先进先出执行赛灵思Coregen耗费。这是完全可配置方面的宽度，深度，旗帜...您将节省大量的设计时间，同时也给你一个赛灵思行为模式。

关心

 

[mfarajma]

感谢了很多人的意见，
我 也非常感谢您的帮助。我最近开始工作FPGA和已工作的主要@ ltera （唯一的资源我可以找到在这里） 。此前，我已经做到相对大项目但只有模拟（使用Cadence模拟器/ @ ltera最高加号） 。
现在
， 我们得到了一些赛灵思董事会的通知
， 我都变得更加强大。我会考虑在更多的细节， ， ，

聚苯乙烯TurboPC ：你是对的事实是
， 我有点新在这个领域和不幸的是在我们的大学有没有很少（如果有的话）的专家在这feild 。因此
， 我开始种从零开始。

我希望你不会介意我要求更多的这些基本新手
的 问题。

非常感谢所有。

 

[TurboPC]

这个论坛是在这里
， 以帮助！

下面是一些的VHDL代码示例为您的FIFO 。一个文件' ram.vhd '将告诉您如何宣布'一般'内存
， 而不使用组件致力于@ ltera或赛灵思。其他文件' fifo.vhd '是一个基本的FIFO例子。

这些文件已被合成使用synplify的斯巴达2,2英， Virtex2 ， Startix ， ...我只是不明白为什么它采用分布式RAM的Spartan3 ...

反正...它是用于演示目的...

TurboPC
非常抱歉，您需要登录以查看此附件