F
FLEXcertifydll
Guest
分层STA的签核流程部署接口逻辑模型（ILM）的维尔纳布劳恩（wbr@toshiba.de）技术/ CAE技术集团东芝电子欧洲股份有限公司Hansaallee 181个D - 40549杜塞尔多夫，德国1。摘要高今天的设计的复杂性是在ASIC执行和核查的主要问题之一。在过去几年里，我们看到越来越多的EDA工具往往达到其性能极限。因此一个“新”的方法成为了核查和执行数百万门的设计艺术状态。因此，EDA供应商需要提供他们的工具层次的应用，芯片供应商同样需要实现这些事业，其ASIC签署过流无缝。本文着重于静态验证分层部署新思太平洋接口逻辑建模能力的方法。它描述了如何将这些抽象造型可以在静态时序签核流程中使用。此外，它会比较不同的抽象方法，突出Pro的和反对的，并指出他们的应用程序的类型是最适合，因为没有把底部设计解决方案，它涵盖了所有类型。