可以使用的数字Verilog HDL的DLL的任何人交流意见

[Guest]

海，

我工作锁相环使用Verilog HDL的数字延迟，但我不能得到任何的参考文件中
， 整个模拟是通过使用Verilog HDL语言。让我可以融合在FPGA工具包
， 或performe的ASIC设计。

一些论文他们不知道其中的工具
， 他们simualted设计。由于某些电路给出的数字电路
， 但有些模块是为模拟或电路一级授予的。
请发送任何文件或意见
， 可以帮助我。

 

[Guest]

[No message]

 

[Guest]

嗨，

余dont获得该DLL的设计和网络的概念的信息，作为DLL是新的产业。因此
， 请花一些时间和发布您的有关DLL，知识
， 将帮助我们很多...
预先感谢。