同时需要的Verilog RTL处理中断触发ñ interruprt明确？

[wls]

您好！我写一个定时器计数器与APB接口（奴隶）。在每次溢出计数或输入捕捉信号，产生一个脉冲触发。中断使能寄存器，interrrupt注册并清除中断寄存器驻留在APB从属端？如果清除寄存器设置（1），中断是明确的，清楚的是自动清除。我怎样写一个Verilog RTL同时处理的中断信号和明确的信号，如果同时触发的同时。谁能给处理清除中断的RTL代码的例子，并中断同时。长期以来，我没有写的Verilog，最忘了。欣赏的帮助... ...的问候。

 

[ravurig]

在RTL，轮询中断状态呢。如果清除中断。如果您使用的是“手臂”容易测试平台，修改C代码中添加一个ISR例程。

 

[wls]

您好！我写的Verilog测试平台来测试它？我们需要考虑前面的中断和下一次中断吗？让我们说清楚和int触发同时发生。明确应清除以前的中断，同时INT触发是由目前的中断？做有Verilog代码示例吗？我重视的INT n清除逻辑的可能性PDF。 INT TRIG设置当检测到int是，这样的可能性是，它是由以前的INT设置。可见，塞阿拉州的前一个INT TRIG可以通过设置新的INT。一旦明确，清晰的诠释TRIG，它会自动清除。希望能给予的例子吗？ THX。