Jun 13, 2011 #2 K kishore2k4 Guest 嗯异步设计应该消耗更少的电源,其所有异步集成电路设计集团的主要研究目标。他们也有自己的一些问题。在正常的电路,你可以结合适当的接口逻辑两者,我猜。 [网址] http://jungfrau.usc.edu/new/index.html [/网址]
嗯异步设计应该消耗更少的电源,其所有异步集成电路设计集团的主要研究目标。他们也有自己的一些问题。在正常的电路,你可以结合适当的接口逻辑两者,我猜。 [网址] http://jungfrau.usc.edu/new/index.html [/网址]
Jun 13, 2011 #5 D deva_eda Guest 嗨,这问题的anser是应用特定的。总之一概而论,同步设计更多的权力比异步设计饿了。由于网络消费的时钟同步设计中的主要力量。正如其他承包商,客人也提到设计一个纯粹的异步设计是非常具有挑战性和任何信息,您可以尝试使用Google阅读正在进行的研究工作。
嗨,这问题的anser是应用特定的。总之一概而论,同步设计更多的权力比异步设计饿了。由于网络消费的时钟同步设计中的主要力量。正如其他承包商,客人也提到设计一个纯粹的异步设计是非常具有挑战性和任何信息,您可以尝试使用Google阅读正在进行的研究工作。
Jun 13, 2011 #7 F funster Guest 在同步电路中,50%的电力消耗的时钟树,因为没有在异步电路的时钟树,所以异步电路消耗更少的功率。 [报价= kunal1514]大家好,我可以告诉任何机构,无论异步或同步设计消耗更多的电力。[/报价]
Jun 13, 2011 #9 A aswin123 Guest 我同意异步设计消耗较少的功率。由于在每一个设计到这一点,我们可以只使用异步或同步设计也有一些时间。 R代表什么比asyncronous优势对同步........