同步和异步设计

[kunal1514]

大家好，我可以告诉任何机构，无论异步或同步设计消耗更多的电力。

 

[kishore2k4]

嗯异步设计应该消耗更少的电源，其所有异步集成电路设计集团的主要研究目标。他们也有自己的一些问题。在正常的电路，你可以结合适当的接口逻辑两者，我猜。 [网址] http://jungfrau.usc.edu/new/index.html [/网址]

 

[yesme@]

异步电路可能比同步电路消耗更少的功率。但它不是适用于所有案件。

 

[linuxluo]

你好，是的，异步comsume更多的权力，但如果您使用的EDA工具来进行工作，你必须使用EDA工具的能力同步电路becoz

 

[deva_eda]

嗨，这问题的anser是应用特定的。总之一概而论，同步设计更多的权力比异步设计饿了。由于网络消费的时钟同步设计中的主要力量。正如其他承包商，客人也提到设计一个纯粹的异步设计是非常具有挑战性和任何信息，您可以尝试使用Google阅读正在进行的研究工作。

 

[laglead]

这可能是在平均功率相同。但消耗的时钟同步上升或下降边缘，这将导致更大的电源完整性问题的权力。

 

[funster]

在同步电路中，50％的电力消耗的时钟树，因为没有在异步电路的时钟树，所以异步电路消耗更少的功率。 [报价= kunal1514]大家好，我可以告诉任何机构，无论异步或同步设计消耗更多的电力。[/报价]

 

[forkschgrad]

我同意同步异步消耗更多的功率比

 

[aswin123]

我同意异步设计消耗较少的功率。由于在每一个设计到这一点，我们可以只使用异步或同步设计也有一些时间。 R代表什么比asyncronous优势对同步........

 

[calm]

同步设计消耗更多的电力。

 

[FLEXcertifydll]

u必须节约电力成本的设计时间，也就是说u必须采取一些高科技的挑战