呼叫Perl的为Verilog或SV？

[davyzhu]

大家好，

有时候，我想在Verilog的一些先进的文本操作或
SystemVerilog的测试平台。我们都知道，Verilog和SV是像
的C / C ，而不是在文本操作非常好。是否有任何方法来调用的Verilog或SV Perl的常规？通行证
Perl的常规参数可以更好。BTW，我采用Cadence的数控机床。最好的问候，
戴维

 

[Guest]

[No message]

 

[sanjay11]

您好戴维，

正如你所知道的``解释Perl的语言和Verilog /希沃特``语言编译。你不可能在Verilog的perl的来电/西沃特。

但是你可以做两件事。
答：2执行过程：
1。随着ncverilog simlations更新`结果`文件与电流输出。
2。执行一个perl脚本，将工作结果的其他```文件
， 并更新测试矢量`文件的模拟器。
3。这样你可以有双向数据和控制trnafer。
我知道文件IO的放缓，系统的功能。
为此按年可以使用'``命名管道进行数据传输。

B.其他的事情：
学习TCL集团。这是一个Perl语言一样，纳米verlog使用在它的壳TCL集团。希望这有助于。

桑杰