命名的标识符Verilog HDL语言风格

[Guest]

有两个熟悉的风格命名标识符（信号名称，端口名称，模块名在Verilog HDL语言等）。

1。全部使用小写字母的标识符，例如，rx_flow。

2。混合小写字母和所有大写字母的标识符，例如，RxFlow。

哪种风格你在你的设计呢？为什么？

我更喜欢第二个样式
， 因为它是比较清晰
， 使用更少的信件。

 

[news]

Od 2 lat trwały rozmowy pomiędzy operatorami, dotyczące hurtowych rozliczeń za oddanie numeru innej sieci. Teraz UKE, na wniosek PTC złożony jeszcze w grudniu 2009 roku, poddaje projekty decyzji dla wszystkich dużych operatorów komórkowych, na mocy których rozliczenia te będą się odbywały.

Read more...

 

[Guest]

[No message]

 

[santuvlsi]

亲爱的朋友，

Putying下划线不是冒险吗？

也该说些什么优点和缺点，它的诉求，从容。

桑图

 

[asicganesh]

你可以阅读的Verilog编码您的组织或客户方针
， 以便采取适当的命名约定

 

[Guest]

大多数组织更喜欢第一个
如果U希望2失败告终信号版本说重置其更好地命名为reset_2d或reset_dd

我也喜欢一样！
命名约定是reqd理解乌拉圭回合的代码容易u和别人！否则
， 在理解本身ü浪费时间
， 只！

 

[Guest]

Verilog的是一个区分大小写的高密度脂蛋白...为了避免有任何语法错误，我宁愿使用“所有小写字母用下划线"...(第一个例子你给）...

重要的是要避免混合的情况下可能导致拼写错误识别...只是坚持在所有您的守则
， 以一个独特的编码风格，因为错误类型标识符可以推断隐含净，没有给语法错误...，这就是一大问题...