图形编辑器的VHDL

[nkef]

我寻找一个图形编辑器的VHDL。我已经建立varius的VHDL模块
， 我想他们创建多个实例和连接纯的方式加以结构在高层。我想避免手工实例化
， 因为它是混乱
， 容易出错

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" />

。我曾尝试使用实例化它们生成VHDL语言功能，但结构不正常，因此没有使用它。
如果您HAVA的任何建议请邮寄，免费工具最好。
非常感谢

 

[cheelgo]

我记得导师有这样的工具呢？

 

[aomran]

你可以找到这个工具的功能
， 在导师“FPGA的优势，”我知道它不是一个自由的工具
， 但就这样你需要有效的。

 

[gliss]

导师高密度脂蛋白Densigner是VHDL / Verilog设计图形设计套件为FPGA的和ASIC的。

 

[nivas]

Aldec公司也有一个非常良好的图形环境的Active - HDL。

 

[nikhil_damle]

高密度脂蛋白可以主动一个图形vdhl也u可以使用qartusII符号编辑器/ Xlilinx的ISE符号编辑器做的图形作品的解决办法

 

[nkef]

对答复非常感谢，我会尝试在Active高密度脂蛋白和HDL设计演示。

 

[Topweaver]

我已研究了多年的话题。传统的原理为基础的工具
， 一般不能适合大型项目。
我认为最好的之一Topweaver。它是免费的。访问http://www.topweaver.com/demo.htm快速演示。

 

[VirtualThread]

您可能也想使用的Xilinx EDK。

 

[eelinker]

Timingtool！

 

[Guest]

[No message]

 

[TheSniper]

我认为
， 正在进行的HDL是一个很好的选择

关心

 

[buts101]

活跃的高密度脂蛋白具有良好的图形界面生成的VHDL模块

 

[cnspy]

如何对此次峰会？

 

[louisnells]

嗨
借以在尝试赛灵思包。
它的自由，也有端口
， 以运行在Linux和Sun Solaris上它。