N
nkef
Guest
我寻找一个图形编辑器的VHDL。我已经建立varius的VHDL模块
, 我想他们创建多个实例和连接纯的方式加以结构在高层。我想避免手工实例化
, 因为它是混乱
, 容易出错
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" />
。我曾尝试使用实例化它们生成VHDL语言功能,但结构不正常,因此没有使用它。
如果您HAVA的任何建议请邮寄,免费工具最好。
非常感谢
, 我想他们创建多个实例和连接纯的方式加以结构在高层。我想避免手工实例化
, 因为它是混乱
, 容易出错
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="哭或很伤心" border="0" />
。我曾尝试使用实例化它们生成VHDL语言功能,但结构不正常,因此没有使用它。
如果您HAVA的任何建议请邮寄,免费工具最好。
非常感谢