在我的项目的问题

[bjzhangwn]

在我的项目，问题是，我使用的输入信号（DQS 100MHz的）样品data.usually的DQS作为时钟合成的输入，但在本设计中，DQS水湿作为时钟合成，所以我有麻烦，我不知道如何添加数据和DQS constranit（，因为DQS是不是系统时钟，但我用它来样品的景致），如果我did't添加约束，采样和数据部分是错误的，和DQS扇出20.can有人给发送一些建议吗？

 

[echo47]

什么是“DQS”？它是一个品牌的FPGA的一些具体的事情吗？

 

[bibo1978]

我猜他的意思是数据选通脉冲信号，它只取决于FPGA你ř使用，约束与特定的歪斜和Maxdelay频闪信号，你可以使用lowskewlines同时，它也取决于引脚分配。

 

[wolfheart_2001]

如果您的FPGA支持多种时钟当时是没有问题的，翻译UR输入取样器作为时钟习惯伤害任何进程的不包含在它的灵敏度清单。如果UR FPGA不supprot多个时钟的，然后还有一个问题，那就是如果xxx是一个时钟，综合工具将intepret任何条件（XXX = '1'和xxx'event）没有办法u可以解决这个系统时钟除以由2,4,8，... ...得到最近UR采样频率或使用一个DLL，如果其在UR FPGA支持

 

[Sparc]

“如果不supprot UR FPGA多个时钟的再有一个问题，那就是如果xxx是一个时钟，没有办法，”我同意与wolfheart_2001综合工具将intepret任何条件（XXX = '1'和xxx'event），以及先看看在这个问题上给出了系统时钟司根据需要，作为解决方案。

 

[bjzhangwn]

在我的项目，问题是，我使用的输入信号（DQS 100MHz的）样品data.usually的DQS作为时钟合成的输入，但在本设计中，DQS水湿作为时钟合成，所以我有麻烦，我不知道如何添加数据和DQS constranit（，因为DQS是不是系统时钟，但我用它来样品的景致），如果我did't添加约束，采样和数据部分是错误的，和DQS扇出20.can有人给发送一些建议吗？

 

[echo47]

什么是“DQS”？它是一个品牌的FPGA的一些具体的事情吗？

 

[bibo1978]

我猜他的意思是数据选通脉冲信号，它只取决于FPGA你ř使用，约束与特定的歪斜和Maxdelay频闪信号，你可以使用lowskewlines同时，它也取决于引脚分配。

 

[wolfheart_2001]

如果您的FPGA支持多种时钟当时是没有问题的，翻译UR输入取样器作为时钟习惯伤害任何进程的不包含在它的灵敏度清单。如果UR FPGA不supprot多个时钟的，然后还有一个问题，那就是如果xxx是一个时钟，综合工具将intepret任何条件（XXX = '1'和xxx'event）没有办法u可以解决这个系统时钟除以由2,4,8，... ...得到最近UR采样频率或使用一个DLL，如果其在UR FPGA支持

 

[Sparc]

“如果不supprot UR FPGA多个时钟的再有一个问题，那就是如果xxx是一个时钟，没有办法，”我同意与wolfheart_2001综合工具将intepret任何条件（XXX = '1'和xxx'event），以及先看看在这个问题上给出了系统时钟司根据需要，作为解决方案。