在闪速ADC的比较问题

B

burnsmedia

Guest
嗨。我没有任何ADC设计的经验，但现在我有学习的机会，因为我设计一个低功耗，4位闪速ADC。这是众所周知的，制约了整个ADC的性能表现比较。为比较，我没有因为权力制约前置放大器探索使用一个比较posibility。我用这样的电路[图] http://images.elektroda.net/46_1236992157.jpg [/IMG]，我看到的问题是高度依赖的共模电压的比较器的响应时间（ Vindc），表现出这样的行为。
40_1236992221.jpg
我认为所有的比较可能有不同的vindc和延误。并且它是可能的，较低的比较不能决定当ADC以极高的速度，如果VIN是小的，因为它的小vindc。
25_1236992623.jpg
我能做些什么呢？任何建议。预先感谢。
 
我相信可以增加电流，以减少输出响应延迟（时钟频率是什么？）或者你可以锁定一个采样时钟的延迟版本，比较器输出的尾巴，说160ps后。如果既不是对你有好处，添加的前置放大器或改变比较器的拓扑结构。
 
嗨。我没有任何ADC设计的经验，但现在我有学习的机会，因为我设计一个低功耗，4位闪速ADC。这是众所周知的，制约了整个ADC的性能表现比较。为比较，我没有因为权力制约前置放大器探索使用一个比较posibility。我用这样的电路[图] http://images.elektroda.net/46_1236992157.jpg [/IMG]，我看到的问题是高度依赖的共模电压的比较器的响应时间（ Vindc），表现出这样的行为。
40_1236992221.jpg
我认为所有的比较可能有不同的vindc和延误。并且它是可能的，较低的比较不能决定当ADC以极高的速度，如果VIN是小的，因为它的小vindc。
25_1236992623.jpg
我能做些什么呢？任何建议。预先感谢。
 
我相信可以增加电流，以减少输出响应延迟（时钟频率是什么？）或者你可以锁定一个采样时钟的延迟版本，比较器输出的尾巴，说160ps后。如果既不是对你有好处，添加的前置放大器或改变比较器的拓扑结构。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top