在FPGA的VHDL代码什么参数来观察？

[vinodkumar]

您好IAM现在能写的VHDL code.iam使用ModelSim仿真器，我使用的Xilinx ISE 8.1我来验证，它synthesizable.i从来没有什么parametrs应该我在report.what ř观察他们的理想conditions.and如何下载到FPGA.plz给一些好的建议，这是我的projecft工作PLZ帮助。预先感谢。

 

[cmos babe]

有两个主要的东西，观察设备利用率（您的设计是使用多少资源）和定时。综合报告给出了一个估计，像其他步骤（地点和路线），提供更准确的数字。你应该继续调整您的设计，直到你达到你的设计约束要求。我建议你在Xilinx litrature下潜深，知道所有重要的东西.. ISE的使用手册，阅读词汇表...好运气。

 

[vinodkumar]

为reply.i Hi.thanks我做一个项目，我需要给256深度和16位width.i输入数据，想实现到FPGA.i听到FRM的朋友THT我需要写FIFO或SRAM为THT我知道了如何编写可综合代码that.my PB。如何配置到FPGA中，并加载到它们的数据。一个朋友告诉我已经块RAM将使用it.but我不知道这too.which是最好的方式或任何其他方式在做这样的任务。 PLZ回应。