在T＆H电路说明

[wael_wael]

我设计的OTA规格如下：
= 72dB的直流增益，相位= 62，福= 230MHz的
所以我使用的obove OTA的开关电容结构，开关设计的传输门techniuqe，
这个问题是的SFDR，约45dB的。也是铃100P上升时间和下降时间，如何提高的SFDR设计的时钟。
财政司司长= 5oMSps，resoluation = 10位
关于害虫

 

[jerryzhao]

时间的S / H是不重叠？有一个大的电路谐波。检查谐波频率。该做的。特兰仿真，检查或SC -运算解决。

 

[wael_wael]

没有身份重叠输出时钟，但当时没有解决好enouph，我会增加孔电路所需的电流
， 获得建立时间
thanx

 

[jerryzhao]

采样保持colck应高度不重叠。并检查样品的时机，Cm的开关应先关闭
， 然后关闭开关样品
， 然后按住开关。可减少电荷注入和时钟馈通。

 

[wael_wael]

同时，时钟上升时间和下降时间约60 ps的，与周围47便士的时钟不同，我didn't使用commone开关
关心

 

[Guest]

[No message]

 

[shineqi]

厘米开关应先关闭
， 然后关闭开关样品
， 然后按住开关。可减少电荷注入和时钟馈通betteen多少时间呢？

或如何决定呢？

 

[wael_wael]

我小的问题
， 是时钟达来1毫微秒，时钟总时间为20毫微秒。可以24小时达来影响的SFDR
关心