外部库“generic.sdb”未找到

[libing]

当我EDIF运输Synopsys的节奏，我遇到的问题是“外部库”generic.sdb，没有发现'“。怎么可以对付它呢？谁可以帮我吗？非常感谢您！

 

[aravind]

ü利用Verilog或VHDL格式不SDB格式的网表，则u会尝试将工作

 

[libing]

非常感谢你，我可以使用DC综合项目，并产生verilog格式的合成网表，但之后我抑扬顿挫的网表导入和使用NC - Verilog的执行模拟后，我会见了软件错误，可能Cadence的软件错误造成的。我不能对付它。所以我想生成EDIF文件，并将其导入。我尝试使用CSI呼叫直流执行合成，然后导入设计，但我发现它不能产生EDIF文件，在all.maybe符号尺度不匹配造成的。