T
tavidu
Guest
如何使用“编译”时
, 在一个模块设计instaniated两次?
例如:
模块的顶部()
D_SUB U_0();
D_SUB U_1();
endmodule
当我编译顶部,直流错误infromation出来。
我不想使用“uniquify”的cheange到2个不同的设计名称D_SUB。
谢谢
, 在一个模块设计instaniated两次?
例如:
模块的顶部()
D_SUB U_0();
D_SUB U_1();
endmodule
当我编译顶部,直流错误infromation出来。
我不想使用“uniquify”的cheange到2个不同的设计名称D_SUB。
谢谢