如何促进了FPGA调试effency？？

[zzp6682]

我经常使用自来水或重估的信号来调试我的FPGA。不过我觉得effency一位与我expactation有点低？对于每一个版本，它需要很多时间来重新编译所有项目，并生成下载文件。有没有人给我一个好方法来调试复杂的FPGA？？

 

[TrickyDicky]

首先，测试在ModelSim中的每个单独部件，然后在ModelSim测试系统。这两个步骤应该减少对一个真正的FPGA调试时间。

 

[lucbra]

其实我不相信它减少调试时间，但至少你保持概述...大概是花费较少的时间来调试的小单位，但最后你需要编译，综合，完整的设计。我还建议编写一个好的测试平台（适用于所有的子模块）。

 

[TrickyDicky]

它会做，如果你想用你的调试信号挖掘一切！

 

[lucbra]

同意，但你能勾你的SignalTap模块对飞'来设计的其他部分还是需要重新编译？

 

[TrickyDicky]

整个设计需要重新编译的时候你就改变了你在寻找的信号自来水。加上与增强SignalTap（或的ChipScope），你需要使用内部资源，所以日志的大小受可用内存限制。

 

[lucbra]

你明白我的意思吗？增强SignalTap将成为它的事业，但一个好的测试平台（好你需要时间来写）可以有很大的帮助。我已经看到了奇怪的事情时，使用的SignalTap：不改变会议时间的限制路由，更糟糕的时机，...非常不愉快，当它超过24小时，合成...