如何减少在IC设计水平的电磁干扰？

[hutaoreal]

谁知道如何减少在IC设计水平的电磁干扰，特别是在数字化设计，并在板级呢？如何减少电磁干扰的电路设计？
谢谢。

 

[BasePointer]

hutaoreal说：

谁知道如何减少在IC设计水平的电磁干扰，特别是在数字化设计，并在板级呢？
如何减少电磁干扰的电路设计？

谢谢。

 

[Guest]

[No message]

 

[spauls]

不正确的路由在EMI问题。

 

[Guest]

BasePointer说：hutaoreal说：

谁知道如何减少在IC设计水平的电磁干扰，特别是在数字化设计，并在板级呢？
如何减少电磁干扰的电路设计？

谢谢。

 

[hutaoreal]

我知道是我们通常减少电磁干扰上。也许这是我们主要的解决办法。另外我们有一些技术的布局设计
， 以减少它的可编程扩频时钟发生器是在高速设计正常方式。但我想知道在逻辑设计的一些工艺上也可以说是我的作品除上面提到。
在我结束可编程扩频时钟发生器模拟电路，但究竟在数字电路设计解决方案？