如何初始化一个阵列结构在Verilog？

[yuenkit]

例如，第[7:0] MEM [0:3] 1。我要初始化在MEM = 0的每一个元素，如何做到这一点？ 2。我想初始化存储器，这样MEM [0] = 2，MEM [1] = 4，MEM [2] = 1，MEM [3] = 5。如何做到这一点？

 

[eda_wiz]

写在一个文件中的所有值，并使用$ readmemh命令

 

[arunragavan]

$ readmemh $ readmemb是不是合成的。 u可以使用模拟的目的。如何ü实现合成的一部分？ u必须设计一个简单的合成RAM。阿拉汶

 

[jjww110]

如果您使用登记没有记忆，请使用for循环初始化！

 

[aravind]

我无法理解JJWW110。可以举简单的例子。感谢

 

[yuenkit]

我想jjww说什么[代码]参数MEM_SIZE = 1024第[7:0] MEM [0：MEM_SIZE -1]初始（K = 0; K <MEM_SIZE - 1，K = K + 1）开始，开始记忆[ K] = 0;月底结束[/代码]

 

[weng]

这是正确的吗？看起来像你居然把它当作一个位信号，而不是一个总线信号MEM。

 

[tigerajs]

当然是正确的，我经常做，

 

[weng]

如果我只想位存储器初始化如何？例如，我要初始化所有MEM数组的第0位为0？

 

[jjww110]

邮编：参数MEM_SIZE = 1024第[7:0] MEM [0：MEM_SIZE -1]最初开始（K = 0; K <MEM_SIZE; K = K + 1）开始MEM [K] = 8'h00;月底结束

 

[aravind]

是否REG [7:0] MEM [0：-1 MEM_SIZE MEM应在MEM或Verilog本身的名称，它作为RAM内存RAM文件？ IM有512 × 8 RAM库（文件名称RAM512X8.v）如何编写或涉及使用像上面的阵列结构（RAM [7:0] ---）

 

[amittewarii]

@翁，您可以intialize像这样你的第0位，参数MEM_SIZE = 1024第[7:0] MEM [0：MEM_SIZE -1]（K = 0; K <MEM_SIZE - 1，K = K + 1）开始的最初的开始MEM [K] [0] = 0;月底结束