如何孤立混合信号芯片基底噪声

[Jim_Fu]

亲爱的，

在混合信号芯片，庞大的数字模块和I / O缓冲区的噪音会影响通过基板的模拟电路的性能，如果把上述深阱的最小间距模拟模块将减少的效果，但一些设备进步党，没有母语的晶体管以上深阱的最小间距的限制;所以我想提出的数字模块和I / O电路以上的深Nwel，但我担心O电路以上的深阱的最小间距约我/将导致公共服务电子化的问题，任何人都可以给我一些建议？

由于提前，

吉姆

 

[protonixs]

Jim_Fu说：

亲爱的，在混合信号芯片，庞大的数字模块和I / O缓冲区的噪音会影响通过基板的模拟电路的性能，如果把上述深阱的最小间距模拟模块将减少的效果，但一些设备进步党，没有母语的晶体管以上深阱的最小间距的限制;所以我想提出的数字模块和I / O电路以上的深Nwel，但我担心O电路以上的深阱的最小间距约我/将导致公共服务电子化的问题，任何人都可以给我一些建议？由于提前，吉姆

 

[iexplorer]

怎么样块模拟和数字部分，如S /艺发局小时，数字信号控制的模拟信号通过？

 

[protonixs]

iexplorer说：

怎么样块模拟和数字部分，如S /艺发局小时，数字信号控制的模拟信号通过？

 

[leo_o2]

我无法理解的“I / O电路以上的深阱的最小间距将导致公共服务电子化”的问题。任何人都可以向我解释。
在我看来，公共服务电子化是确定的了。

 

[forkschgrad]

为什么
， 与一个P 主动/分是最外层。与 n的那些活跃的内心？

 

[Guest]

[No message]

 

[protonixs]

forkschgrad说：

为什么，与一个P 主动/分是最外层。
与 n的那些活跃的内心？

 

[jcpu]

您好Jim_fu，

你可能想利用在文献研究的
allstot或范德华加，同时为I ieee研究员相信。

玩得开心，

 

[forkschgrad]

之后我把其中的p 和N ，另一个P 放在一个经验。为什么？

 

[protonixs]

forkschgrad说：

之后我把其中的p 和N ，另一个P 放在一个经验。
为什么？

 

[tia_design]

我对我目前的芯片确实是独立的模拟和数字部分，把它们之间的较厚的护圈，也将围绕这些高频率块护圈。

 

[layout_designer]

我认为
， 保护环的吸收杂散电子和空穴的使用（这相当于噪音），以及利用闭锁照顾。

为数字和模拟电源使用单独的IO的。使用内部监督办公室sperate电源。2分钟后添加：此外，一些脱钩帽子被放置在数字和模拟模块。

 

[forkschgrad]

protonixs说：forkschgrad说：

之后我把其中的p 和N ，另一个P 放在一个经验。
为什么？

 

[joe_chen]

深阱的最小间距不包括公共服务电子化

是什么原因？

 

[she_long]

我认为的p 双重guardring guardring是吸收来自基底噪声时，n （连接到阱的最小间距）是为了防止基底噪声，我的权利。