如何定义时钟在我的案件？

[laughlatest]

您好，所有：

在我的设计的时钟是：
外部输入CLK0可以是32MHz的或64MHz的，这与clk_sel引脚选择。
CLK0传递成为64MHz的CLK1通过锁相环。

然后与clk_sel的帮助，无论是CLK1或CLK0是为CLK2，它作为系统的根脉服务选择。该图是说明如下。
CLK0 - “锁相环- ”CLK1;
CLK2 = clk_sel？CLK1：CLK0;

那么如何界定有关时钟的限制？
我该用set_case_analysis设置clk_sel为0或1，并执行独立的分析？

另一方面，
有锁相环与CLK0和在clk_sel案件CLK2复用器= 1，而只有复用器在clk_sel = 0的情况，因此，不同的input_delay的定义也许这两种情况下的需要？

提前感谢！
laughlatest

 

[kulyapinav]

嗨，

我不知道概要流，但你应该使用set_clock_latency，而不是在遭遇时钟input_delay的流。

下一个问题是“什么地方钟根？”。答案取决于选择archirecture。你cotstraint任何输出引脚？我的意思是，你的任何外部系统同步的工作
， 必须与您的模具（使用相同的时钟读取您死）？如果没有，您可以使用PLL输出（或复用所产生的输出时钟根）。

如果答案是“是”，时钟树
， 可能会更加复杂。

你能否提供更多信息关于整个系统的使用您的死？

私人秘书时钟复用
， 往往使用，所以请在谷歌它（例如：http://www.altera.com/search?output=xml_no_dtd&sort=date％3AD％3AL％3Ad1和客户端= www_frontend＆的proxystylesheet = www_frontend＆即=的UTF - 8＆oe中=的UTF - 8＆网站=万维网及q =复用器％20clock）

 

[Guest]

[No message]

 

[laughlatest]

您好，kulyapinav：

感谢您的好意。

当然，我的芯片提供参考采样时钟外部AD和伤残津贴。但是
， 时钟也来了，从复用器的输出
， 而不是输入时钟本身。
我不知道这一事实
， 简化问题在一定程度上。

如果我选择的时钟根复用器输出，然后综合工具将如何处理由CLK0（输入CLK引脚）路径复用器输出？
（参考，锁相环来自3 -第三方的IP，复用器是时钟多路选择特殊细胞来）由供应商的技术库。
在这种情况下，如何使用set_clock_latency？

感谢事先
laughlatest

 

[kulyapinav]

嗨，
你不应该跳过时钟端口的。
我的意思如下：
create_clock名CLK0 [get_ports时钟] ....
create_generated_clock \
名称CLK1 \
源[get_ports时钟] - divide_by 1 \
- master_clock [get_clocks CLK0] \
，添加[get_pins锁相环/输出]
set_case_analysis 1 [get_ports PLL_selection]
set_clock_latency $ some_nubmer CLK0
set_clock_latency $ some_number CLK1

它应努力远东。而且，如果你工作，你可以使用的时钟树的根PLL输出引脚在后端，而不是必须包括在体育锁相环（传播宏）时钟树。

 

[laughlatest]

嗨，

非常感谢。
我认为你的建议对我的工作将在clk_sel = 1例。我只想试试。
有一点应加以澄清：在我的设计，锁相环用于时钟频率的两倍。
当clk_sel = 0时，CLK0是一个64MHz的时钟和系统时钟的直接使用，
当clk_sel = 1，CLK0是一个32MHz的时钟和锁相环译到64MHz，然后作为系统时钟使用。

不过，我不知道为什么它是PLL输出引脚，而不是复用器输出引脚，
这应作为CTS的根源。
如你所知，在clk_sel = 0时，PLL输出引脚不使用反正！

并在您的建议，为什么没有对“set_case_analysis 0”的需要？

最好的问候

 

[kulyapinav]

报价：

不过，我不知道为什么它是PLL输出引脚，而不是复用器输出引脚，

这应作为CTS的根源。

如你所知，在clk_sel = 0时，PLL输出引脚不使用反正！

 

[laughlatest]

您好，kulyapinav

非常感谢！
现在
， 我想我必须明白你的建议正确。
关于带锁相环路径优化为重点
， 我似乎是适当的。

细胞的复用器（MUX2CK）来自供应商的图书馆，并且是特定于时钟切换，
所以我想我没有必要担心。

但说到之间的时钟延迟和成本团体的关系，
其实，我不很了解it.Would请您给我一个简单明了
解释呢？

最好的问候

 

[iwpia50s]

laughlatest，您可以指定在多路输出时钟，你将如何解决在复用的回转？你真的需要一个旅的工具
， 可以处理多模。你应该投入使用Azuro的powercentric，它可以平衡两种模式时钟。

顺便说一下你的锁相环有一个定义的所有弧时间定时模式？如果是这样
， 那么你应该可以只定义CLK0。