如何实现在VHDL集电极开路逻辑?

如果你连接到一个外部连接,需要开放集电极特征(如PS / 2接口),那么你可以模拟带三态缓冲器集电极开路缓冲器:out_signal
 

Welcome to EDABoard.com

Sponsor

Back
Top