如何将减少延误缓冲器

[medasunil]

嗨，

请解释可以与任何一个推导（公式）如何在加入一个长路径（净额）缓冲区将减少延误我？

阿<------------------------->乙（路径具有500ps的）

现在加入的路径缓冲区（一个是一个，没有问题
， 扇扇）

阿<--------|>----------->乙（路径延迟减少到200ps的）如何？

请解释

 

[jaydip]

i dont有公式..但逻辑是这样的：
缓冲器增加驱动器的信号强度
， 减少延迟..这就像在一个通信系统中继..在中继将重新塑造与之相匹配的信号
， 以理想的
， 因此对信号的时间由1至过渡- “0和0 - ”1跌幅..

希望它帮助...

 

[Guest]

[No message]

 

[medasunil]

谢谢你，我回答你一样在接受采访时提到。
但他们问柜台的问题怎样来证明。

感谢你给了很多很好的释。

 

[jaydip]

请您谈谈哪家公司的采访时说什么？并没有什么其他的问题
， 他们问？？

脱附=（警察部队 翠屏道）/ 2
警察部队= 2.2 *注册护士*法院十K *霉素
总蛋白= 2.2 *反相*法院十K *霉素

（得出上述方程请参阅您的毕业书）

凡法院电容由任何逻辑门的输出看到（这反过来将等于霉素下列门）...
霉素是输入任何逻辑栅极电容...
Rn是阻力通道的NMOS和RP是对PMOS通道阻力...
和k为常数

因此
， 脱附（繁殖延迟）是依赖于输出负载（电容），由大门
， 并输入自己的这扇门电容看到...

对缓冲区，病变会少于典型的门..缓冲区设计将在这样一种方式将其霉素比典型的门少...

因此延迟从A至I跌幅..因为拖延从A到我会dependnat由甲（相当于霉素的缓冲区和而这又是较低（其charactaristics缓冲）高于B霉素）..看到输出电容这是今天少等少延迟时间点我..

从现在到B点我..拖延将成正比霉素（对我）和法院（对我相当于霉素B的）..法庭被假定为大的价值
， 但如上述表示的缓冲区病变小于典型的门
， 所以推迟到B，从我也小于典型门延迟..总之，缓冲区不阻抗匹配和减少延误...希望这证明...9分钟后添加：还请瞬态（交流外观）分析不直流...

 

[kumar_eee]

该丰达很简单。如果您插入缓冲区，信号强度将有所改善。这将收取负载第快。当第被控得到快速，u必须较少上升和下降时间..这将减少延迟..多数民众赞成它。

 

[raju3295]

是的，库马尔是正确的，
任何单元格的延迟取决于输入转换和O /页负载，
当我们插入的净缓冲区时，它划分的上限，即在提高驾驶单元，提高了驾驶实习生细胞
， 甚至摆延迟输出负载，并作为对拖延净imporves摆将有所下降，

 

[michealwolf]

插入缓冲区不会总是减少延误。
decrese负载上限。可降低细胞延迟。直到负载上限。远小于输出上限。对自己的细胞，将延误几乎没有任何变化。我们可以调用延迟instrinsic延迟。
如果时序路径与instrinsic延迟单元组成，插入缓冲区只会增加延迟。