如何延迟两个时钟周期的输入？

[manasiw2]

嗨。
我需要做以下，
输出应follw经过两年的系统时钟周期输入。
请提出如何在VHDL语言了。

预先感谢。

 

[laststep]

最简单的方法就是添加序号和样本上寄存器的输出2号登记册。

 

[mukesh1981]

您好

只需使用双假摔只是两个系列拖鞋，产出将有两个方面的时钟输入延迟周期。

 

[Guest]

[No message]

 

[manasiw2]

亚我懂了....感谢所有。