如何提高过载电压

[bharathr87]

我需要的高值过载电压0.1伏特“栅极电压，阈值电压”的晶体管0.15V，以减少错配..影响
， 但该个CKT我gettin的NMOS和非常低的值VGS的，阈值电压的PMOS晶体管...增加了偏置电流降低了第一阶段的开环增益（我想成为“100），也没有增加多少栅极电压...也改变宽/长再次降低增益...所以我应该怎么做
， 以增加不减少第一阶段的开环增益的过载电压？<img src="http://images.elektroda.net/73_1237884809_thumb.jpg" border="0" alt="how to increase the overdrive voltage" title="如何提高过载电压"/>

 

[Guest]

[No message]

 

[ieropsaltic]

当您增加
， 增加了过驱动电压的电流，你的收益下降
， 因为晶体管的导通电阻与I的比例下降
， 而按比例增加与开方克（一）。为了增加导通电阻一次，您可以增加晶体管的沟道长度从而增加的Rds一次（但经过一定时间的增长变得微不足道的Rds），同时提高具有相同值W，从而保持宽/长相同。这将导致Veff与开方增加（一）无重大损失的增益，还与晶体管的改善
， 由于面积的增加不匹配（按Pelgrom的模式）。

 

[bharathr87]

感谢您ieropsaltic答复....我知道如果我增加长度，沟道长度调制拉姆达的Rds减小
， 从而增加...但问题是我cannot增加超过0.5u M堂妹的1U M n的所有实在太辛苦了.. MN0和MN3晶体管的长度。所以u能想些别的吗？？

 

[ieropsaltic]

那么，另外一个方法是使用级联，但在更多的要求和有限的空间为代价的摆动在第一阶段的输出。摆动，但不应该成为问题
， 如果在第二阶段有足够的收益。

另一件事
， 你应该使用级联节点是额外增加的问题极。所以，你必须检查你的相位裕度
， 如果您配置一个闭环应用。