如何设计与50％的占空比一个20MHz的晶体振荡器

[holddreams]

如何设计与50％的占空比一个20MHz的晶体振荡器电路？我用0.5um CMOS逻辑制程，并选择电路像一些报纸说，但后仿真结果占空比是不完全的50％。我添加去耦电容在VDD和VSS。我怎样才能控制到50％的占空比？我应该多长时间模拟电路？10U？20U？要不？有一次，我为1.5ms模拟电路，并随时间变化的责任cycel .....感谢。

 

[sunking]

添加一个初始条件，并尝试

 

[holddreams]

我给导线的初始电流，运行模拟，但随时间的占空比变化。是初始条件不对？

 

[sunking]

不输出峰峰值是稳定的？什么样振荡器？什么样的晶体振荡器？

 

[holddreams]

皮尔斯电路。当模拟lont IME，占空比是：tt_corner：49％ss_corner：46.8％ff_corner：52.8％我怎样才能获得50％的占空比？这三个角不能在同一时间获得50％的占空比。

 

[crystalguy]

在回答你的问题是，你无法实现真正的50％的占空比，除非你有无限的带宽。由于在变频器的电荷存储元件（我假设皮尔斯振荡器采用CMOS逆变器）的对称性会歪斜。

 

[mitgrace]

这是很难控制50 -50不同角落的责任。你可以serires a电阻输出电路，调节电阻，你可以得到更多的收益，可以更好地在角落里GTE过程50-50 [SIZE = 2] [颜色=＃999999] 2分钟后加入：[/色] [/SIZE]的仿真时间，我想补充的初始条件，以及有关SS / TT / FF，高/低电压，-40，125 200us模拟。因为某些角落不需要200us，但在最坏的情况下，也许200us是模拟时间需要

 

[holddreams]

嗨，mitgrace，你能分享的20MHz晶体仿真模型我吗？感谢。

 

[adscrz]

搜索：一个1.2微米CMOS电流控制在谷歌Oscillator.pdf可能是可以帮助美国

 

[micheal_han]

喜holddreams，你可以上传你的电路设计？而且我帮你分析。