如何设计参考电路的CMOS?

G

Guest

Guest
喂,

我想设计的CMOS基准电路,它提供一个电压基准。

因此
, 我想我该如何设计一偏置电路是indepent的温度等?
最后由咖特热呢编辑于2007年6月16日19时08分,编辑1次共

 
可是我的程序没有规定双极晶体管
它好像带隙基准电路
, 都必须有双极型晶体管为二极管行事,是真的吗?
难道只有实现CMOS晶体管的带隙基准电路?

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="中性" border="0" />
 
我认为
, 这个网站可以帮助ü
http://www.designinganalogchips.com/
ü去下载这本书比侧N“模拟芯片设计”尝试读取更mayb u能解决乌拉圭回合的问题。祝您好运!

 
咖特热呢说:

可是我的程序没有规定双极晶体管

它好像带隙基准电路,都必须有双极型晶体管为二极管行事,是真的吗?

难道只有实现CMOS晶体管的带隙基准电路?
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="中性" border="0" />
 
咖特热呢说:

可是我的程序没有规定双极晶体管

它好像带隙基准电路,都必须有双极型晶体管为二极管行事,是真的吗?

难道只有实现CMOS晶体管的带隙基准电路?
<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="中性" border="0" />
 
您尝试香料审查文件或技术文件,得到的东西一样paracitic晶体管,横向PNP,东西。

 
不要担心。无不管您使用的过程。它可以生成。
如果您使用的CMOS工艺,可以通过横向产生晶体管。
如果您使用的BiCMOS工艺,这是没问题的。
原因很自然
, 包括晶体管模型。

 
通过这本书(CMOS模拟设计与Philip Allen)。u能达到低于1V的运作。

 
每一个的CMOS有P /阱的最小间距二极管。这些是用来产生的KT -基本细胞。大多数设计中使用的是8月1日或15 / 1二极管阵列。问题是
, 一个PMOS管输入级运放用于调节电流
, 使volatge差异的KT -环是零。如果有一个抵消PMOS管对将作为带隙电压电压变化观察。

如果您使用的P /作为横向PNP双极晶体管你将有10至20版低甚至更低阱的最小间距。但是
, 这意味着约0.9至0.95的发射极电流将收到的P 收藏家。这一点就足以插入电阻有一个约5-8温和增长。那么在PMOS输入级器件的尺寸可以作出小得多
, 带隙电压低于进程的依赖性。

这个过程建模和民航处提取将可能禁止这种电路。但大多数进程泰德功能。

 

Welcome to EDABoard.com

Sponsor

Back
Top