如何设计的数字Σ- DAC和三角洲的分数N PLL

[ls000rhb]

如何制定一个全数字Σ-的DAC或分数N PLL？谁能提供有关全数字西格马一些建议-Δ调制器，三角洲modeulator是否有一些这样的网站调制器的Verilog编码？

 

[Guest]

[No message]

 

[jcpu]

您好：

ħ ** p：/ / www.edaboard.com/ftopic120342.html
提供部分解决方案，在佩罗的论文，
为SD_PLL的VHDL代码追加。

玩得开心