如何设计multile时钟开关模块

[xiongdh]

如何设计一multile时钟开关模块
的多重时钟开关介绍跟进。
输入海豹[1:0];
输入clk1，clk2，clk3，clk4;
输出时钟输出;

塞勒[1:0]
00时钟输出= clk1
01时钟输出= clk2
10时钟输出= clk3
11时钟输出= clk4

如何设计这一模块和CLKOUT的没有故障

 

[yeewang]

这是一个相当棘手的问题。我记得有一个文件
， 讨论这有点儿Xilinx的时钟复用。你可以搜索在其网站上。这个名字是某事。关于“无故障时钟......"

 

[Guest]

[No message]

 

[tom123]

您的代码将生成时钟信号故障，

请尝试在所附文件的方法

xiongdh说：

如何设计一multile时钟开关模块

的多重时钟开关介绍跟进。

输入海豹[1:0];

输入clk1，clk2，clk3，clk4;

输出时钟输出;塞勒[1:0]

00时钟输出= clk1

01时钟输出= clk2

10时钟输出= clk3

11时钟输出= clk4如何设计这一模块和CLKOUT的没有故障