如何降低运算放大器的偏移？

S

steadymind

Guest
您好，我想一个简单的运算放大器（PMOS输入差异对一个PMOS源极跟随）我发现的偏移量是非常高的的。任何方法，以减少偏移？我知道为什么这个发生偏移，但不知道如何去克服它。
 
它是一个系统性的或随机的偏移？多大的偏移和您的规格是什么？基思
 
在最坏的情况下抵消系统是2mV）。我为抵消总规范为10mV（系统+随机），我会超过这个高的，如果我的系统的。我不想实施切碎。 CM为输入和输出是0.8到1.3，增益>40分贝。本OPAMP打算使用一个缓冲带隙，并产生的偏置电压。
 
您应该能够消除上浆正确抵消系统。通过增加晶体管的尺寸可以提高随机偏移。它可能是有用的来发表您的电路（与大小）基思
 
在原理图中连接的I驱动器1 - 10M的电阻，还打算用作单位增益运算放大器firststage差异对驱动容性负载..我发现的偏移量是这两种配置的高。输入对VDSAT大约为120mV，增益=45分贝但偏移是2mV：（
 
你设计的，它的偏移。在M12的电流必须在M13的一样，当输入是平衡的，否则你有一个偏移。
 
我不认为应该的事，我没有一个摆率规范，所以我只使用一个额定电流在缓冲区堆栈.. UR推理背后是什么... ...我将模拟有M12和M13是平等的，让知道结果。
 
你如何测量系统的偏移？这种差异的阶段是高度不对称的，并具有较低的开环增益。如果VOUT值也不是没有完全VFB反馈的，你需要输入一个小的差分电压来驱动VOUT VFB值。您的OTA的增益越高越小所需的差分电压输入。
 
前面已经说过，电路是不对称的，虽然我不认为M12/M13大小是问题。零伏在M47漏等于货币供应量M1的漏极（因此M1/M47门）会产生一个电压。然后将您的输出电压为M13的Vgs上面的。所以，在零伏，将产生一个高出地面大约2 *的Vgs电压。我不认为，大小将得到该消除。你站在一个更好的机会为M13的使用一个NMOS的共同源，因此有更多的收益，以及。您将能够调整系统的输出晶体管的大小，那么偏移。对于随机的偏移量，你需要考虑的大小。在这个过程中规范应该有MOSFET的匹配数据。利用这些信息，你可以选择的最大偏移，它不慢的放大器太多。基思。
 
MOSFET的尺寸只有没关系，如果你知道你做什么，如果你得到一个从模拟器的反馈。你唯一的机会，让您的规范分析与蒙特卡罗随机偏移。系统的偏移量是一个环路增益和尺寸的问题。随机偏移是一个技术问题，是基于蒙特卡罗分析的统计模型。
 
[报价=齐本德尔] MOSFET的尺寸只有没关系，如果你知道你做什么，如果你得到一个从模拟器的反馈。你唯一的机会，让您的规范分析与蒙特卡罗随机偏移。系统的偏移量是一个环路增益和尺寸的问题。随机偏移是一个技术问题，是基于蒙特卡罗分析的统计模型。[/quote]我不认为这种设计抵消系统可以通过上浆固定。做蒙特卡罗分析之前，您可以估算一个给定的匹配过程中的信息与随机偏移随机所需大小。这是更快地设计，反复做蒙特卡洛运行找到所需的大小。基思。 [SIZE = 2] [颜色=＃999999] 8分钟后添加：[/彩色] [/SIZE] [报价= keith1200rs]我不认为这种设计抵消系统可以通过上浆固定。 [/QUOTE]其实，这可能是不严格，如果你故意误大小M54/M0或M1/M47你可以转向零输入电压的电压低于中期铁路的Vgs对M13的门。然而，正如你将不会有同等大小的输入或镜像晶体管，我不敢想会发生什么事的随机变化！我不会推荐它。基思。
 
一个系统失调的影响1。定义的拓扑结构对称2。在对称运算放大器的大小而定，有一个差，一个对称的拓扑结构的一部分，输入。但是，非对称输出。因此，从拓扑结构的角度来看，在放大的路径某处应该从对称向不对称的拓扑transistion。如果增益路径是对称的存在没有系统的偏移。取决于你从对称transitition多少收益不对称的系统性偏移变化。在您的原理图的差分输入对后过渡是直接。所以M0的漏极电压直接VOUT。典型的两阶段运算放大器设置一个阶段后的过渡点。这可能是通过改变M13来的NMOS。想通以上M13 VDSAT应该是平等的，VDSAT货币供应量M1。
 
哎呀甚至没有注意到的PMOS管。为了减少抵消使用此配置是不容易的的。要么在一个标准分两个阶段OPAMP的，或反向保持在你的概念。
 
谢谢你们，作为rfsystem说，如果我有一个单端输出，我将创建一个系统中的不对称，已抵消了......我想我已经住..
 
[报价= steadymind]谢谢你们，作为rfsystem说，如果我有一个单端输出，我将创建一个系统中的不对称，已抵消了......我想我有住.. [/QUOTE]不太正确。有些不对称是不可避免的差分至单端时，但frankliner建议的方法来解决它，我建议（frankliner如同样的事情，但倒挂），这两个可以让你减少的系统性的偏移量为零。基思。
 
当我看到的frankliner电路时，我问我，这将如何工作。灌电流PMOS差异对吗？
 
你是对的。我觉得都应该是NMOS的差异对晶体管 - 箭头是南辕北辙（因而也是错误的散装连接）。基思。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top