如何集成在FPGA Block_ram移？

[Matrix_YL]

您好所有
我浪费在我的芯片太多尿路！所以我想用我的block_ram resource.Is有什么方法可以合成了赛灵思的FPGA BlockRam移！
如何设置我的EDA工具（的Synplify 7.5），或者添加一些属性来完成它！

我的设备xcv50bg256 - 6。

Verilog和VHDL都是最需要的！

谢谢您！

 

[echo47]

见27页注463应用：
http://www.xilinx.com/bvdocs/appnotes/xapp463.pdf

也可以使用coregen创建一个。目前的版本被称为“基于RAM的移位寄存器8.0”。
http://www.xilinx.com/ipcenter/catalog/logicore/docs/ram_shift.pdf

 

[Guest]

[No message]

 

[mrnoone]

////////////
模块shifter_main的（Q，阿的C0，C1组，C2霉素，法院）;
输入[7:0]甲;
输入C0，C1组，C2霉素;
输出[7:0]问;
输出法院;
第[1:0]秒;
总是@（C0或C1或C2）
如果（C0）商S = 2'b00;
否则
， 如果（C1）的商S = 2'b01;
否则
， 如果（C2）的商S = 2'b10;
其他商S = 2'b11;
移位器横向的（Q，S，这样病变，法院）;
前端模块

//////////////
模块Barrel_shifter_main（阿的C0，C1组，C2，补体C3，Q）;
输入[7:0]甲;
输入C0，C1组，C2，C3;
输出[7:0]问;
第[2:0]秒;
总是@（C0或C1或C2或C3）
如果（C0）商S = 3'b001;
否则
， 如果（C1）的商S = 3'b011;
否则
， 如果（C2）的商S = 3'b101;
否则
， 如果主任（C3）商S = 3'b111;
其他商S = 3'b000;
barrel_shifter shfter（甲，ŝ，q）的;
前端模块
/ /

准备中的移用4x1复用器代码;
模块复用的（Y，第0 D1和D2，维生素D3，S）的;
输入维生素D3，D2和D1的，d0;
输入[1:0]秒;
输出y;
第ý;
总是@（第0或D1或D2或D3或S）
案（拧）
2'b00为：Y = d0;
2'b01为：Y = D1的;
2'b10：年月= d2或;
2'b11为：Y =维生素D3;
endcase
前端模块
/ /
模块mux8x1（是，第0 D1和D2，维生素D3，D4类，D5中，氘，第7天，S）的;
输入第0 D1和D2，维生素D3，D4类，D5中，氘，第7天;
输入[2:0]秒;
输出y;
第ý;
总是@（第0或D1或D2或D3或D4类或D5或D6，第7天或S）
案（拧）
3'b000为：Y = d0;
3'b001为：Y = D1的;
3'b010：年月= d2或;
3'b011为：Y =维生素D3;
3'b100为：Y =个人财产;
3'b101为：Y = d5;
3'b110为：Y =氘;
3'b111为：Y =第7天;
endcase
前端模块

/ /

模块移位的（Q，S，这样病变，法院）;
输入[7:0]甲;
输入[1:0]秒;
输入霉素;
输出[7:0]问;
输出法院;
参数D = 1'b0;
第法院;
复用器mux1（问[7]，阿[7]，霉素，阿[6]，Ḏ，S）的;
复用器mux2（问[6]，阿[6]，阿[7]，阿[5]，Ḏ，S）的;
复用器mux3（问[5]，阿[5]，阿[6]，阿[4]，Ḏ，S）的;
复用器mux4（问[4]，阿[4]，阿[5]，阿[3]，Ḏ，S）的;
复用器mux5（问[3]，阿[3]，阿[4]，阿[2]，Ḏ，S）的;
复用器mux6（问[2]，阿[2]，阿[3]，甲[1]，Ḏ，S）的;
复用器mux7（问[1]，甲[1]，阿[2]，[0]，Ḏ，S）的;
复用器mux8（问[0]，[0]，甲[1]，霉素，Ḏ，S）的;
总是@（甲或S）
案（拧）
2'b00：法院= 0;
2'b01：法院= [0];
2'b10：法院=甲[7];
2'b11：法院= 0;
endcase
endmodule
/ // /对于肩代码;
模块barrel_shifter（甲，ŝ，q）的;
输入[7:0]甲;
输入[2:0]秒;
输出[7:0]问;
参数D = 1'b0;
mux8x1 mux0（问[7]，D中[6]，阿[5]，阿[4]，阿[3]，阿[2]，甲[1]，[0]，S）的;
mux8x1 mux1（问[6]，D中[5]，阿[4]，阿[3]，阿[2]，甲[1]，[0]，阿[7]，S）的;mux8x1 mux2（问[5]，D中[4]，阿[3]，阿[2]，甲[1]，[0]，阿[7]，阿[6]，S）的;
mux8x1 mux3（问[4]，D中[3]，阿[2]，甲[1]，[0]，阿[7]，阿[6]，阿[5]，S）的;
mux8x1 mux4（问[3]，D中[2]，甲[1]，[0]，阿[7]，阿[6]，阿[5]，阿[4]，S）的;
mux8x1 mux5（问[2]，D中[1]，[0]，阿[7]，阿[6]，阿[5]，阿[4]，阿[3]，S）的;
mux8x1 mux6（问[1]，D中[0]，阿[7]，阿[6]，阿[5]，阿[4]，阿[3]，阿[2]，S）的;
mux8x1 mux7（问[0]，D中[7]，阿[6]，阿[5]，阿[4]，阿[3]，阿[2]，甲[1]，S）的;
endmodule