实时输入VHDL语言-不动点浮动队

[vhdl15]

喂

我的工作就纠正错误代码。
我一定要在入口和出口的实际值进行解码。
问题是
， 真正的类型不是在综合VHDL，如果我将用实际（浮点二进制表示），我将失去在准确度或精确度是非常重要的解码。
你能帮我迫切

非常感谢

 

[Guest]

[No message]

 

[avimit]

首先
， 你需要决定
， 如果你要使用浮点或定点数据表示。
第二件事是：你将不得不妥协的准确性
， 而使用这些代表。
你必须做什么你需要的精度和准确性什么你可以使用固定点/ floting点的代表性，然后作出决策分析。
硬件设计始终是一个妥协，你必须做一些

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="微笑" border="0" />氪，
阿维
http://www.vlsiip.com