实现可综合的Verilog十进制算术

[appu1985]

如何实现十进制算术的是合成的Verilog ..

 

[Guest]

[No message]

 

[kishore2k4]

只要使用正常的算术运算符Verilog中可用。如果您是在低层次细节敏锐退房题为“Verilog HDL的合成-一种实用的入门”一书。这是一个综合的Verilog优秀资源。正如你总是这样简单的程序自己的测试和研究为合成了坚实的理解RTL的原理图。

 

[appu1985]

u能提供这本书我。
我在做正常的运营商
， 但它不是合成

 

[sawaak]

嗨，
请检查下面的链接书

http://www.edaboard.com/viewtopic.php?t=97372&highlight=verilog hdl synthesis practical primer谢谢
sawaak

 

[funster]

你可以使用“ - *”在您的Verilog代码，

当使用的DesignWare综合设计。

区会帮助你落实。appu1985说：

如何实现十进制算术的是合成的Verilog ..

 

[echo47]

您好appu1985，
在另一条消息你说：“十进制”（整数）当你真正的意思是“真实”（浮点）。你说的是在这里？